

实验四：使用Verilog编写设计8位ALU

要求：使用Verilog编写设计8位ALU，给出仿真结果（对于各种运算类型，至少4组不同的操作数）。

说明

1、ALU接口说明： module alu(A,B,Op,C);

信号名	方向	描述
A[7:0]	Input	第一个运算数，当执行移位指令时，A[2:0]为移位位数。
B[7:0]	Input	第二个运算数。
Op[3:0]	Input	运算类型，见下方说明。
C[7:0]	Output	ALU计算结果。

2、运算类型说明

指令名称	Op码 [3:0]	指令功能	补充说明
ADDU	1000	无符号数相加	
SUBU	1001	无符号数相减	
SLL	0000	逻辑左移	A[2:0]为移位位数，在低位补零
SRL	0010	逻辑右移	A[2:0]为移位位数，在高位补零
SRA	0011	算术右移	A[2:0]为移位位数，若B操作数最高位为0，则高位补零，否则高位补1。
AND	1100	位与	
OR	1101	位或	
XOR	1110	位异或	
NOR	1111	位或非	